PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-061556

(43)Date of publication of application: 12.03.1993

(51)Int.CI.

G05F 1/56

(21)Application number: 03-219766

(71)Applicant : MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

30.08.1991

(72)Inventor: MOTOMORI MIKIO

KAKIZAKI YUJI


TSUMIKI TADASHI

(54) STABILIZED POWER SOURCE CIRCUIT

(57)Abstract:

PURPOSE: To provide a stabilized power source circuit which suppresses the rush current that is caused by the saturation state of a control transistor and then reduces the loss.

CONSTITUTION: A start circuit 1 is provided together with a reference voltage source 2, an error amplifier 3, a constant current source 4, a control transistor TR 5, the resistances 7 and 8 serving as a pre-drive TR and a feedback circuit respectively, a resistance 14 serving as a current generator, and the TR 12 and 13. The collector of the TR 13 is connected to the base and the collector of a TR 10 and also to the base of a TR 9 via a resistance 15. The emitter of the TR 10 is connected to the emitter of the TR 5, and the collector of the TR 9 is grounded via a resistance 16 and also connected to the base of a TR 11. Furthermore the emitter of the TR 11 is grounded and the collector of the TR 11 is connected to the base of a TR 6 respectively.



LEGAL STATUS

[Date of request for examination]

03.10.1996

[Date of sending the examiner's decision of

14.12.1999

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-61556

(43)公開日 平成5年(1993)3月12日

(51)Int.Cl.⁵

G 0 5 F 1/56

FΙ

技術表示箇所

審査請求 未請求 請求項の数1(全 5 頁)

(21)出願番号

特願平3-219766

(22)出願日

平成3年(1991)8月30日

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 元森 幹夫

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 柿崎 裕司

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72) 発明者 積木 正

大阪府門真市大字門真1006番地 松下電器

産業株式会社内


(74)代理人 弁理士 宮井 暎夫


(54) 【発明の名称 】 安定化電源回路

(57)【要約】

【目的】 制御用トランジスタが過飽和状態になることによって生じる突入電流を抑え、低損失な安定化電源回路を提供する。

【構成】 起動回路1,基準電圧源2,誤差増幅器3,定電流源4,制御用トランジスタ5,プリドライブトランジスタ6および帰還回路となる抵抗7,8を備え、さらに、電流発生手段として抵抗14およびトランジスタ12,13を設け、トランジスタ13のコレクタをトランジスタ10のベース,コレクタおよびトランジスタ10のエミッタを抵抗15を介して制御用トランジスタ5のエミッタに接続し、トランジスタ9のコレクタを接続し、トランジスタ9のコレクタを抵抗16を介して接地するとともにトランジスタ11のエミッタを接続し、トランジスタ11のエミッタを接続し、トランジスタ11のエミッタを接続し、トランジスタ11のエミッタを接続し、トランジスタ11のエミッタを接続してりタをプリドライブトランジスタ6のベースに接続している。





【特許請求の範囲】

【請求項1】 基準電圧を発生する基準電圧源と、入力端子と出力端子の間に接続され出力電圧を制御する制御用トランジスタと、前記出力端子に接続され帰還電圧を出力する帰還回路と、前記基準電圧と前記帰還電圧の誤差分を増幅する誤差増幅器と、ベースに前記誤差増幅器の出力が接続されコレクタに前記制御用トランジスタのベースが接続されエミッタが接地され前記制御用トランジスタを駆動するプリドライブトランジスタとを備えた安定化電源回路であって、

前記基準電圧源を基にして定電流を発生する電流発生手段を設け、この電流発生手段の出力端を第1のトランジスタのベース、コレクタおよび第2のトランジスタのベースに接続し、前記第1のトランジスタのエミッタを第1の抵抗を介して前記制御用トランジスタのエミッタを前記制御用トランジスタのコレクタに接続し、前記第2のトランジスタのコレクタを第2の抵抗を介して接地するとのドランジスタのベースに接続し、前記第3のトランジスタのベースに接続し、前記第3のトランジスタのベースに接続してとを特徴とするマ定化電源回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、安定化電源回路に関するものである。

[0002]

【従来の技術】近年、電子機器の安定化電源として電源用ICが広く用いられており、特にパッテリー駆動のポータブル機器等において、低損失化のため、入出力電圧差の少ない低ドロップレギュレータが利用されるようになってきた。以下に従来の低ドロップレギュレータにいて説明する。図3は従来の低ドロップレギュレータの基本構成図であり、1は起動電流を発生させる起動国路、2はIC内部に基準電圧VREFを発生させる起動電圧が3は帰還回路を構成する抵抗7,8により検出をれる帰還電圧VREFとを比較して出まれる帰還電圧VREFとを比較して出まました。3は帰還回路を構成する抵抗7,8により検出力電圧VOUTを制御するための誤差増幅器、4は定電流流、5は入力端子17と出力端子18の間に接続され出力電圧VOUTを制御する制御用トランジスタ、6は制御用トランジスタ5を駆動するプリドライブトランジスタである。

【〇〇〇3】以上のように構成された低ドロップレギュレータについて、以下説明する。この低ドロップレギュレータは、出力段に制御用トランジスタ5としてPNP型を用いており、出力電圧VOUTが安定化される入力電圧VINは、数1で示すように、出力電圧VOUTに制御用トランジスタ5のコレクターエミッタ間の飽和電圧VCE(sat)を加えた電圧以上であり、レギュレータはその電圧範囲にて正常動作している。

[0004]

【数1】VIN>VOUT +VCE(sat)

また、低ドロップレギュレータの損失Pc は数2により示される。

[0005]

【数2】Pc = (VIN-VOUT) × IOUT

ここで、入出力電圧差(VIN-VOUT)としては、制御用トランジスタ5のコレクターエミッタ間の飽和電圧VCE(sat)以上であればよいため、低ドロップレギュレータの損失Pcは小さくなる。このように、低ドロップレギュレータは最小入出力電圧差が飽和電圧VCE(sat)なので、低損失で電子機器を動作させることができる。

[0006]

【発明が解決しようとする課題】しかしながら上記従来の構成では、入力電圧 VINが数1で示される電圧以下になる場合、抵抗7と抵抗8の間で検出され誤差増幅器3へ入力される帰還電圧 VRが、基準電圧源2から入りとれる場ででは、誤差増低くなるために、誤差増幅とから入りに接続されるプリドライブトランジスタ6により、出力限制御用トランジスタ5のベース電流を引き込み、出力電圧 VOUTを上昇させるという負の帰還ループにより、制御用トランジスタ5のベース電流 は下し、制御用トランジスタ5のベース電流 IB5が急激に増加し、この突入電流として大電流が流れてしまう。したがって、この突入電流による内部損失PBが、数3に示されるように生じる。

[0007]

【数3】PB = V_{IN}× I_{B5}= V_{IN}× I_{OUT} / hFE (但し、I_{OUT} は出力電流である。)

このように、入力電圧VINが、数1で示される電圧以下 すなわちレギュレータが正常に動作するために必要な電 圧以下になった場合に、ICの内部損失が増加するとい う問題点を有していた。

【0008】この発明は上記従来の問題点を解決するもので、安定化される出力電圧が得られるまでの入力電圧 範囲において、制御用トランジスタが過飽和状態になる ことによって生じる突入電流を抑え、低損失な安定化電 源回路を提供することを目的とする。

[0009]

【課題を解決するための手段】この目的を達成するためにこの発明の安定化電源回路は、基準電圧源を基にして定電流を発生する電流発生手段を設け、この電流発生手段の出力端を第1のトランジスタのベース、コレクタおよび第2のトランジスタのベースに接続し、第1のトランジスタのエミッタを第1の抵抗を介して制御用トランジスタのエミッタを制御用トランジスタのコレクタに接続し、第2のトランジスタのコレクタを第2の抵抗を介して接地するとともに第3のトランジスタのベースに接続し、第3の

トランジスタのエミッタを接地しコレクタをプリドライブトランジスタのベースに接続したことを特徴とする。 【0010】

【作用】この発明の構成によって、制御用トランジスタの過飽和状態を検出し、過飽和を緩和させることができ、安定化された出力電圧が得られるまでの入力電圧範囲での突入電流を回路安定状態と同程度にまで抑えることができ、低消費電力化が図られる。

[0011]

【実施例】以下この発明の一実施例について、図面を参照しながら説明する。図1はこの発明の一実施例の安定化電源回路の構成図である。この安定化電源回路は突入電流保護回路を含む低ドロップレギュレータであり、図1において、基本構成は図3と同様であり、トランジスタ9~13および抵抗14~16で構成されているのが、突入電流を抑えるための保護回路である。

【0012】すなわち、この安定化電源回路は、基本構成として、起動電流を発生する起動回路1と、基準電圧 VREF を発生する基準電圧源2と、基準電圧 VREF と帰還電圧 VR の誤差分を増幅する誤差増幅器3と、定電流源4と、入力端子17と出力端子18の間に接続され出力電圧 VOUT を制御する制御用トランジスタ5と、ベースに誤差増幅器3の出力が接続されコレクタに制御用トランジスタ5のベースが接続されエミッタが接地され制御用トランジスタ5を駆動するプリドライブトランジスタ6と、出力端子18に接続され帰還電圧 VR を出力する帰還回路を構成する抵抗7,8とを備えている。

【0013】そしてさらに保護回路として、基準電圧源2を基にして定電流を発生する電流発生手段として抵抗14およびトランジスタ12,13を設け、トランジスタ12,10のベース,コレクタ(第1のトランジスタ)10のベース,コレクタスタ(第2のトランジスタ)9のベースは抗)15を介して制御用トランジスタ5のエミッタを抵抗(第1の展抗)15を介して制御用トランジスタ9のエミッタを制御用トランジスタ9のエミッタを制御用トランジスタ9のエミッタを制御用トランジスタ9のエミッタを制御用トランジスタ5のエミッタを接地してに接続している。

【OO14】以上のように構成されたこの実施例の安定 化電源回路について、図1および図2を用いて以下その 動作を説明する。図2は、入力電圧VINに対する出力電 圧VOLIT およびパイアス電流の特性を示し、Aは出力電

が付任を小し、AIGUが電 [

(但し、qは電子激度、kはボルツマン定数、tは温度である。) そして抵抗16によりトランジスタ11が導通し、プリドライブトランジスタ6のペース電流を引き抜くよう動作し、制御用トランジスタ5のベース電流、

圧VOUT、Bはこの実施例におけるバイアス電流、Cは保護回路の無い場合のバイアス電流である。まず図1において、入力電圧VINが図2の電圧Vaに至るまでに、基準電圧源2は起動回路1を介して定電流源4より電流が供給され安定化した基準電圧VREFが出力される。そして、抵抗14およびトランジスタ12,13により構成される電流発生手段によって定電流が発生し、カレントミラー回路を構成しているトランジスタ10が導通し、抵抗15の両端に一定した電圧が得られる。しかしトランジスタ9は出力電圧VOUTが0であるため遮断状態である。

【0015】次に、入力電圧VINが図2の電圧Vaに至ったとき、誤差増幅器3が定電流源4より基準電圧VREFを基にした定電流が供給され動作を開始し、誤差増幅器3の出力端に接続されるプリドライブトランジスタ6のベースに電流が流れ込み、さらに制御用トランジスタ5のベース電流を引き込み、出力電圧VOUTが出力5、6および抵抗7、8によって負の帰還ループが形成されており、抵抗7と抵抗8の間で検出され誤差増幅器3へ入力される帰還電圧VRが基準電圧VREFより小されるがより、抵抗7と抵抗8の間で検出され誤差増幅器3へ入力される帰還電圧VRが基準電圧VREFより小ため、誤差増幅器3で増幅され、プリドライブトランジスタ6がさらに制御用トランジスタ5のベース電流を引き込んで制御用トランジスタ5は飽和状態となり、出力電圧VOUTは数4で示される電圧VOIが出力される。

[0016]

【数4】 V₀₁=Va+V_{CE(sat)}

さらに、制御用トランジスタ 5 が過飽和状態になり、数 5 に示すように出力電圧 VOUT が入力電圧 VINから抵抗 1 5 により生じる一定電圧降下した電圧よりも大きくなったとき、すなわち数 6 に示すように、制御用トランジスタ 5 のコレクターエミッタ間電圧 VCE (sat) が抵抗 5 による電圧降下分 V(15)より小さくなったとき、 か近 1 5 による電圧降下分 V(15)より小さくなったとき、 か 1 0 の で構成されるカレントミラー回路においてトランジスタ 9 の ベースーエミッタ間電圧がトランジスタ 1 0 の ベースーエミッタ間電圧より大きくなり、トランジスタ 9 が瞬時に導通し、トランジスタ 1 0 に流れる定電流を 1(10)とすると、トランジスタ 9 には数 7 で表されるエミッタ電流 1(9) が流れる。

[0017]

【数5】Va-VCE(sat) >Va-V(15)

[0018]

【数6】 V_{CE(sat)} < V(15)

[0019]

【数7】

$I(9) = I(10) \times e \times p \{ (q/kt) \times (V(15) - V_{CE(sat)}) \}$

即ち突入電流が減少して、制御用トランジスタ5の過飽和状態が緩和され、トランジスタ9に流れる電流が減少するという負の帰還ループを形成して突入電流を抑えている。この状態は入力電圧VINが図2の電圧Vbに至る

まで維持される。

【0020】次に、入力電圧VINが電圧Vbに至ると、 抵抗7と抵抗8の間で検出され誤差増幅器3へ入力され る帰還電圧VR が基準電圧VREF に達し、差動電圧Vde

 $V def = \{R(8) / (R(7) + R(8))\} \times V_{OUT} - V_{REF} = 0 V$

したがって、誤差増幅器3の出力端に接続されるプリド ライブトランジスタ6のペース電流が減少し、制御用ト ランジスタ6のベース電流も減少されるとともに、制御 用トランジスタ5は飽和状態から解放され、コレクター エミッタ間電圧 V CFが抵抗15による電圧降下分より大 きくなるため、トランジスタ9は遮断される。

【OO22】そして入力電圧VINが図2の電圧Vb以上 になると、トランジスタ5, 6および抵抗7, 8により 構成される負の帰還ループにより、安定化した出力電圧 **Vout** として電圧 **Voo**(図2) が得られ、全ての回路が 安定動作状態にはいる。この様にして、入力電圧VINが 図2の電圧Vaから誤差増幅器3の差動電圧がOVにな る電圧Vbに至るまでの間の制御用トランジスタ5の過 飽和状態により生じる突入電流を、図2の保護回路の無 い場合のCの曲線からこの実施例によるBの曲線に抑え ることができる。

【0023】なお、この実施例では、制御用トランジス タ5の過飽和状態を検出する抵抗15の両端の一定電圧 を大きくするか、あるいは抵抗16を大きくすれば、ト ランジスタ9が導通することにより生じる負帰還が強く かかるので、より突入電流は抑えられる。以上のように この実施例によれば、制御用トランジスタ5の過飽和状 態を検出し過飽和を緩和させることにより、安定化され た出力電圧Vout が得られるまでの入力電圧Vinに対し て流れる突入電流が抑えられ、低消費電力化を実現でき る。特に、この実施例の突入電流保護回路を有する低ド ロップレギュレータをバッテリーを入力源とするレギュ レータ装置に応用した場合、パッテリー電圧が下降して 安定化した出力電圧が得られない入力電圧になった際に 流れる突入電流による内部損失が抑えられ、バッテリー の消耗を防ぎ、長寿命にすることができる。

【0024】なお、この発明はレギュレータ用ICのみ ならず、他のバイポーラIC回路においても適用できる ことは言うまでもない。

fが数8に示すように0Vになる。

[0021]

【数8】

[0025]

【発明の効果】以上のようにこの発明は、制御用トラン ジスタの過飽和状態を検出し、過飽和を緩和させる機能 を設けることにより、安定化された出力電圧が得られる までの入力電圧範囲での突入電流を回路安定状態と同程 度にまで抑えることができ、低消費電力化が図られる。 特に、この発明の安定化電源回路をパッテリーを入力源 とするレギュレータ装置に応用した場合、バッテリー電 圧が下降して安定化した出力電圧が得られない入力電圧 になった際に流れる突入電流による内部損失が抑えら れ、パッテリーの消耗を防ぎ、長寿命化を実現できるも のである。

【図面の簡単な説明】

【図1】この発明の一実施例の安定化電源回路の構成図

【図2】入力電圧に対する出力電圧およびパイアス電流 の特性を示す図である。


【図3】従来の低ドロップレギュレータの構成図であ る。

【符号の説明】

- 基準電圧源
- 誤差増幅器
- 制御用トランジスタ
- プリドライブトランジスタ
- 7, 8 抵抗(帰還回路)
- トランジスタ(第2のトランジスタ)
- トランジスタ (第1のトランジスタ)
- 1 1 トランジスタ (第3のトランジスタ)
- 12, 13 トランジスタ (電流発生手段)
- 抵抗 (電流発生手段) 1 4
- 抵抗 (第1の抵抗) 1 5
- 16 抵抗 (第2の抵抗)
- 17 入力端子
- 18 出力端子


入力電圧 VIN








【図3】





В

Vb